Nvidia-Chef Huang reagiert auf Verzögerungsgerüchte und bestätigt die Entwicklung von Vera Rubin.

Technik und Auswirkungen

Diese Architektur, die für die Verbindung von 144 Rubin Ultra-Grafikprozessoren über kupferbasierte NVLink 7 konzipiert ist, erfordert eine äußerst sophisticated Infrastruktur, um Hochgeschwindigkeits-Elektrische Verbindungen zwischen den Komponenten zu gewährleisten.

Die Berichte weisen darauf hin, dass die Schwierigkeiten bei der Herstellung dieses Mittelplans zu der Verzögerung geführt haben. Unternehmensvertreter hatten zuvor in einer Erklärung bestätigt, dass ihre Roadmaps nicht beeinträchtigt seien, und die Behauptungen über Verzögerungen bei Rubin- und Kyber-Systemen offiziell dementiert.

Alternative Designs und die Position der Wettbewerber Die Behauptungen beschränken sich nicht nur auf das Kyber NVL144.

Es wird berichtet, dass das doppelte

Es wird berichtet, dass das doppelte Rack-Design NVL72 ×2, das als Alternative zu Kyber konzipiert war und darauf abzielte, den NVLink-Skalierungsbereich ohne optische Verbindungen zu erweitern, aufgrund operativer Einwände der Kunden storniert wurde.

Zudem wird behauptet, dass die Konfiguration NVL576, die acht Oberon-Racks mittels gemeinsam verpackter optischer Module (CPO) zwischen den NVSwitches verbinden soll, aufgrund anhaltender optischer Herausforderungen verschoben oder nur in begrenzten Stückzahlen auf den Markt gebracht werden wird.

Diese möglichen Verzögerungen und Stornierungen könnten Wettbewerbern den Boden bereiten, im Markt für Skalierungssysteme im Jahr 2027 und 2028 Vorteile zu erlangen. Sollte Nvidia bis zum Jahr 2028 lediglich 72-kanalige Skalierungssysteme anbieten können, wird die Wettbewerbsfähigkeit ßunternehmen wie AMD und Google zunehmen.

Technik und Auswirkungen

Es wird erwartet, dass AMDs Mega-Pod-System, das auf den Verano-Prozessoren und der Instinct MI500-Reihe, bis zu 256 Beschleuniger enthalten wird.

Parallel dazu kann die Architektur 8i zwischen 1024 und 1152 Beschleuniger in einem einzigen Bereich mit niedriger Latenz bereitstellen, während das TPU 8t-Modell bis zu 9600 Chip-Pakete pro Bereich erreichen und damit eine enorme Skalierungskapazität verspricht.