IBM stellt 0,7-Nanometer-Nanostack-Technologie vor und treibt Mikrochip-Grenzen

Architektur und technische Details des Nanostack Die Nanostack-Technologie basiert im Wesentlichen auf der Nano-Blatt-Architektur (Nanosheet), die erstmals im Jahr 2021 vorgestellt wurde. Bei diesem neuen Verfahren werden die Nano-Blätter vertikal übereinander gestapelt.

Durch die Kombination zweier verschiedener Platten zu einer einzigen 3D-Transistor-Struktur wird die Transistordichte erheblich gesteigert. Laut öffentlichten Daten ermöglicht diese Technologie es, in einem Bereich, der etwa der Größe eines Fingernagels entspricht (ungefähr 150 Quadratzentimeter), bis zu 100 Milliarden Transistoren unterzubringen.

Leistungs- und Effizienzdaten Im Vergleich zur zuvor 7-nanometer-Chip-Technologie bietet der 0,7-nanometer-Prozess etwa doppelt so hohe Transistordichte. Dieser Anstieg der Dichte ermöglicht es Prozessoren derselben physischen Größe, deutlich komplexere Operationen bei geringerem Stromverbrauch auszuführen.

Insbesondere bei der Schulung der Energiekosten in Rechenzentren spielen diese technischen Daten eine entscheidende Rolle. Dreidimensionale Strukturierung im Fertigungsprozess Der Nanostack-Fertigungsprozess verzichtet auf traditionelle horizontale Layouts und konzentriert sich stattdessen auf vertikale Integration.