TSMC und Forscher entwickeln Transistormuster für Chips unter einem Nanometer

Grenzen im Halbleitersektor überschritten In einer Zeit, in der die physikalischen Grenzen der Halbleiterindustrie zunehmend herausgefordert werden, haben der Halbleiterries TSMC und Forscher der Nationalen Yang-Ming-Chiao-Tung-Universität ein neues Transistordesign vorgestellt, das den Weg für Chip-Produktionstechnologien unter 1 Nanometer ebnet.

Die derzeit eingesetzten dreidimensionalen FinFET- und GAAFET-Architekturen stoßen bei Annäherung an eine Kanalstärke von 3 Nanometern an schwerwiegende physikalische Hindernisse wie Elektronenleckage und steigenden Widerstand.

Das neu entwickelte Verfahren überwindet diese Beschränkungen nicht durch das direkte Hinzufügen einer Isolatorschicht, sondern optimiert die Stromsteuerung durch die Oberflächenbearbeitung des Kanalmaterials.

Technik, Energie und Einsatz

Vollständige Kontrolle über zweidimensionale Molybdändisulfid-Kanäle Während bei traditionellen FinFET-Strukturen das Kanalmaterial überwiegend aus Silizium-Germanium besteht, gewinnen zweidimensionale, einlagige Materialien im sub-1-Nanometer-Bereich an Bedeutung.