NVIDIA-Feynman-Chip bricht CoWoS-Grenze: TSMC plant CoPoS-Produktion bis 2028

Mehrere Lieferkettenberichte konzentrieren sich auf Intels EMIB-T-Chip-Verpackungstechnologie. Analyst Ming-Chi Kuo hat mitgeteilt, dass TSMCs nächste Verpackungsgeneration, CoPoS, 2028 in die Massenproduktion starten wi Mehrere Lieferkettenberichte konzentrieren sich auf Intels EMIB-T-Chip-Verpackungstechnologie.

Analyst Ming-Chi Kuo hat mitgeteilt, dass TSMCs nächste Verpackungsgeneration, CoPoS, 2028 in die Massenproduktion starten wird.

CoPoS, eine Abkürzung für Chip-on-Panel-on-Substrate, zielt darauf ab, die Grenzen der aktuellen CoWoS- (Chip-on-Wafer-on-Substrate) Verpackungstechnologie zu überwinden, indem die Fläche erhöht wird, auf der GPU, Speicher und andere Chips in einem KI-Chip montiert werden.

Laut Analysten wird TSMCs CoPoS-Verpackungstechnologie ein Glas-Kern verwenden, der zwischen ABF als Substrat geschichtet ist. Angesichts der anhaltend hohen Nachfrage nach KI-Chips und der Tatsache, dass Taiwans TSMC weiterhin der einzige Anbieter, haben mehrere Lieferkettenberichte über Intels EMIB-Verpackungstechnologie berichtet.

Die Verpackung eines KI-Chips umfasst das Zusammenfügen seiner verschiedenen Komponenten, wie der GPU und des Speichers, zu einer einzigen Einheit. Berichte gehen sogar so weit, zu behaupten, NVIDIA teste Intels Technologie für seine nächste Generation.