Neue ra bei KI-Chips: CPO-Produktionsplne
Aufgrund der Grenzen herkömmlicher Kupferverbindungen bei steigenden KI-Datenanforderungen setzen führende Halbleiterhersteller wie TSMC, Intel, Samsung und GlobalFoundries auf die Co-Packaged Optics (CPO)-Technologie, um optische Schnittstellen direkt in Prozessoren und Switches zu integrieren. Während TSMC mit dem dreiphasigen COUPE-Fahrplan und Intel mit eigenständigen OCI-Chips Bandbreiten 12,8 Tbps anstrebt, verfolgen Samsung und GlobalFoundries mit ihren jeweiligen Roadmaps und der SCALE-Plattform ähnliche Ziele zur Skalierung der KI-Infrastruktur.

Kurzfassung
Warum das wichtig ist
- Aufgrund der Grenzen herkömmlicher Kupferverbindungen bei steigenden KI-Datenanforderungen setzen führende Halbleiterhersteller wie TSMC, Intel, Samsung und GlobalFoundries auf die Co-Packaged Optics (CPO)-Technologie, um optische Schnittstellen direkt in Prozessoren und Switches zu integrieren.
- Während TSMC mit dem dreiphasigen COUPE-Fahrplan und Intel mit eigenständigen OCI-Chips Bandbreiten 12,8 Tbps anstrebt, verfolgen Samsung und GlobalFoundries mit ihren jeweiligen Roadmaps und der SCALE-Plattform ähnliche Ziele zur Skalierung der KI-Infrastruktur.
- Das Ende der Kupferverbindungen und der Aufstieg der optischen Integration Während die Anforderungen an die Datenverarbeitung, können herkömmliche kupferbasierte elektrische Verbindungen der Geschwindigkeit der Prozessoren nicht mehr.
SvyTech-Check
Redaktionelle Einordnung
Kernpunkt
Wenn die Signalgeschwindigkeiten auf Niveaus von 200 Gbps bis 400 Gbps pro Kanal ansteigen, verursachen die Kupferbahnen auf dem Motherboard hohe Signalausfälle und einen übermäßigen Stromverbrauch.
Warum relevant
Um diese Engpasssituation zu überwinden, wendet sich die Branche Technologien zu, die optische Schnittstellen direkt in das Prozessorpaket integrieren: der Co-Packaged Optics (CPO)-Technologie.
Einordnung
SvyTech ordnet die Meldung aus tomshardware.com als Teil des Themenfelds Technologie ein und verweist auf den Originalartikel, damit Leser Fakten, Quelle und Kontext nachvollziehen koennen.
Wenn die Signalgeschwindigkeiten auf Niveaus von 200 Gbps bis 400 Gbps pro Kanal ansteigen, verursachen die Kupferbahnen auf dem Motherboard hohe Signalausfälle und einen übermäßigen Stromverbrauch.
Um diese Engpasssituation zu überwinden, wendet sich die Branche Technologien zu, die optische Schnittstellen direkt in das Prozessorpaket integrieren: der Co-Packaged Optics (CPO)-Technologie. Vier große Gießereikolossen rücken ihre eigenen Roadmaps in Kraft, um die KI-Infrastruktur zu skalieren.
Der Drei-Phasen-Roadmap TSMC, das seit langem im Bereich der Siliziumphotonik tätig ist, präsentiert mit dem Integrationsplattform COUPE (Compact Universal Photonic Engine) einen umfassenden Fahrplan. Die Strategie des Unternehmens besteht aus drei Phasen, die darauf abzielen, den optischen Motor so nah wie möglich an den Prozessor heranzuführen.
Einordnung fuer Autofahrer
Die erste Phase der COUPE-Architektur kombiniert auf dem PCB eine 65-Nanometer-LED-Elektronik mit einer photonischen integrierten Schaltung mittels der SoIC-X-Packungstechnologie des Unternehmens und bietet eine Bandbreite von 1,6 Tbps.
Quellenprofil
Quelle und redaktionelle Angaben
- Quelle
- tomshardware.com
- Canonical
- https://svytech.de/artikel/neue-ra-bei-ki-chips-cpo-produktionsplne
- Quell-URL
- https://www.tomshardware.com/tech-industry/artificial-intelligence/co-packaged-optics-cpo-foundry-roadmaps-breaking-down-tsmc-intel-samsung-and-globalfoundries-approach-to-next-generation-scale-up-connectivity
Aehnliche Inhalte
Verwandte Themen und interne Verlinkung
Weitere Artikel aus aehnlichen Themenfeldern, damit Leser direkt im selben Kontext weiterlesen koennen.

China stärkt die rechtliche Infrastruktur zum Schutz von Halbleiterdesigns
Der chinesische Staatsrat hat unter Premierminister Li Qiang neue Vorschriften zum Schutz , die am 15. Oktober 2026 in Kraft treten und die strafrechtlichen Sanktionen bei Verletzungen verschärfen sowie Lizenzierungsfragen klären. Diese Maßnahmen dienen der Stärkung der lokalen technologischen Kompetenz im Halblektorsektor, der Beschleunigung der Kommerzialisierung eigener Chip-Designs und der Umsetzung der Ziele des Fünfjahresplans zur technologischen Selbstständigkeit, insbesondere angesichts externer Importbeschränkungen durch die USA.
03.08.2026
Live Redaktion

