IBM hat die 1-Nanometer-Grenze überschritten und eine Chip-Technologie der 0,7-Nanometer-Klasse vorgestellt.
IBM hat als erstes Unternehmen der Branche einen sub-1-Nanometer-Fertigungsprozess der 0,7-Nanometer-Klasse mit der Nanostack-Transistorarchitektur realisiert, der im Vergleich zur bisherigen 2-Nanometer-Technologie eine Leistungssteigerung von 50 Prozent und eine Energieeffizienzverbesserung 70 Prozent verspricht. Diese zweischichtige Bauweise verdoppelt die Transistordichte und ermöglicht zudem eine Steigerung der SRAM-Dichte um 40 Prozent, wobei die Technologie zunächst auf bestehenden EUV-Lithographiesystemen mit geringer numerischer Apertur entwickelt wurde, bevor sie voraussichtlich innerhalb der nächsten fünf Jahre in Hochleistungs-Rechenzentren für künstliche Intelligenz serienreif sein könnte.
Kurzfassung
Warum das wichtig ist
- IBM hat als erstes Unternehmen der Branche einen sub-1-Nanometer-Fertigungsprozess der 0,7-Nanometer-Klasse mit der Nanostack-Transistorarchitektur realisiert, der im Vergleich zur bisherigen 2-Nanometer-Technologie eine Leistungssteigerung von 50 Prozent und eine Energieeffizienzverbesserung 70 Prozent verspricht.
- Diese zweischichtige Bauweise verdoppelt die Transistordichte und ermöglicht zudem eine Steigerung der SRAM-Dichte um 40 Prozent, wobei die Technologie zunächst auf bestehenden EUV-Lithographiesystemen mit geringer numerischer Apertur entwickelt wurde, bevor sie voraussichtlich innerhalb der nächsten fünf Jahre in Hochleistungs-Rechenzentren für künstliche Intelligenz serienreif sein könnte.
- Eine neue Schwelle in der Halbleiterindustrie IBM gab bekannt, dass sie einen kritischen Schwellenwert in der Halbleiterproduktion berschritten und ein Niveau unter einem Nanometer erreicht hat.
SvyTech-Check
Redaktionelle Einordnung
Kernpunkt
Dieses neue Konzept, das auf der Nanostack-Transistorarchitektur basiert, verspricht im Vergleich zur 2-nanometer-Technologie, die IBM im Jahr 2021 vorgestellt hat, erhebliche Verbesserungen in Bezug auf...
Warum relevant
Nanostack-Architektur und zweischichtige Fertigung Bei der Herstellung der traditionellen einplattigen Methode einen bisher nicht angewandten Ansatz um, bei dem zwei separate Platten verwendet werden.
Einordnung
SvyTech ordnet die Meldung aus tomshardware.com als Teil des Themenfelds Technologie ein und verweist auf den Originalartikel, damit Leser Fakten, Quelle und Kontext nachvollziehen koennen.
Dieses neue Konzept, das auf der Nanostack-Transistorarchitektur basiert, verspricht im Vergleich zur 2-nanometer-Technologie, die IBM im Jahr 2021 vorgestellt hat, erhebliche Verbesserungen in Bezug auf Leistung, Effizienz und Flchenausnutzung.
Nanostack-Architektur und zweischichtige Fertigung Bei der Herstellung der traditionellen einplattigen Methode einen bisher nicht angewandten Ansatz um, bei dem zwei separate Platten verwendet werden. Diese Architektur stapelt n- und p-Transistoren vertikal bereinander, anstatt sie nebeneinander anzuordnen.
Durch diese mit einer ultradnnen Dielektrikum-Bindungsmethode verbundenen Schichten wird die Transistordichte verdoppelt. Die vertikale Anordnung ermöglicht es, mehr Rechenleistung in die Chips zu integrieren, ohne deren physische Größe zu vergrößern.
Technik, Energie und Einsatz
Technische Daten und Effizienzsteigerung Laut öffentlichten Daten bietet der 0,7-Nanometer-Prozess im Vergleich zur 2-Nanometer-Technologie eine um 50 Prozent höhere Leistung. Hinsichtlich der Energieeffizienz ist eine Verbesserung 70 Prozent zu verzeichnen.
Quellenprofil
Quelle und redaktionelle Angaben
- Quelle
- tomshardware.com
- Canonical
- https://svytech.de/artikel/ibm-hat-die-1-nanometer-grenze-uberschritten-und-eine-chip-technologie-der-07-nanometer-kl
- Quell-URL
- https://www.tomshardware.com/tech-industry/semiconductors/ibm-goes-sub-1nm-develops-0-7nm-class-technology-offering-up-to-50-percent-higher-performance-and-70-percent-higher-energy-efficiency-compared-to-ibms-2nm-class-node
Aehnliche Inhalte
Verwandte Themen und interne Verlinkung
Weitere Artikel aus aehnlichen Themenfeldern, damit Leser direkt im selben Kontext weiterlesen koennen.
Entwicklung robotischer Wartungsstationen für autonome Taxis im Stadtverkehr
Das kalifornische Unternehmen Aseon Labs hat zur Reduzierung ineffizienter leerer Fahrstrecken bei Robotaxis modulare Wartungsstationen entwickelt, die im Stadtinneren reinigen, laden und kalibrieren, um Betriebskosten zu senken und die Dienstleistungszeit zu erhöhen. Das Unternehmen hat hierfür in einer Finanzierungsrunde unter der Führung 10 Millionen US-Dollar gesammelt, die für die Prototypenproduktion und Tests in Pilotregionen verwendet werden.
26.06.2026
Live Redaktion
