Google bucht Intel für 2028 die Verpackung von über 3 Millionen TPUs; SK hynix testet EMIB-Technologie für HBM-Integration.

Engpass bei CoWoS: Die hochmodernen Wafer-Linien

Engpass bei CoWoS: Die hochmodernen Wafer-Linien sind bereits ausgelastet. Bei der jährlichen Hauptversammlung der Aktionäre in Hsinchu am 4. Juni erklärte CEO C.C.

Wei: „Es wird noch lange dauern, bis wir die Nachfrage unserer Kunden erfüllen können." Er informierte die Aktionäre, dass das Unternehmen die Nachfrage der amerikanischen Kunden auch in den kommenden Jahren nicht befriedigen kann, selbst wenn es die Kapazitäten in den USA ausbaut.

Er hatte bereits im vergangenen November der Semiconductor Industry Association mitgeteilt, dass die Kapazitäten für fortschrittliche Prozessknoten „etwa dreimal so niedrig" sind wie die Nachfrage. Die Warteschlange für CoWoS konzentriert sich auf eine Handvoll Käufer.

Technik und Auswirkungen

Nvidia wird naturgemäß den Großteil der globalen CoWoS-Nachfrage stellen – etwa 60 % dieses Jahres –, während Broadcom und AMD gemeinsam weitere 26 % abdecken, sodass Designer für Custom-ASICs und kleinere Hersteller ößten GPU-Bestellbuch der Branche zurückbleiben.

Doch die Branche kann nicht warten; sowohl diese kleineren Akteure als auch Hyperscaler mit Roadmaps im Millionenbereich müssen eine zweite Verpackungslösung qualifizieren, anstatt auf Kapazitäten zu warten, die TSMC als jahrelang knapp eingestuft hat.